ASICの設計および競合：チップスケールからラック/PODレベルへと移行

2026年2月16日、MediaTekのCEOであるリック・ツァイ氏は、ISSCC 2026の基調講演において、AIの演算効率を測定する基本単位は、もはやAIチップだけではなく、相互接続アーキテクチャ、電力、冷却を含むAIシステム全体になるだろうと述べました。2026年5月4日、GUCも同様にWiwynnとの戦略的技術提携を発表し、ラック/POD規模のソリューションを共同開発すると明らかにしました。これは、AIチップ設計企業間の競合が、チップ規模からラック/POD規模へと拡大していることを示しています。

そこで当レポートでは、（1）NVIDIAのAIラック/POD規模戦略、（2）主要CSPによるラック/POD規模のAI導入状況、および（3）ASIC設計・サービスプロバイダーによるラック/POD規模ソリューションについて、詳細な分析を行います。当レポートの目的は、各ベンダーの現在のAIラック/POD規模の展開状況と今後の動向を明らかにするとともに、台湾のASIC設計およびサービスプロバイダーの競合戦略を検証することです。

主なハイライト

• AIの効率性に関する評価指標は、単体のチップから、相互接続、電源、冷却を含む完全なAIシステムへと移行しつつあります。
• 業界の競合は、チップレベルからラックおよびPOD規模のシステムソリューションへと拡大しています。
• 当レポートでは、NVIDIAのラック/POD戦略および主要なCSP別導入事例を分析しています。
• また、台湾のASIC設計およびサービスプロバイダーのシステムレベルの戦略と今後の動向を評価しています。

目次

• 1. NVIDIAのAIラック/POD規模での展開
• 2.主要クラウドサービスプロバイダーにおけるAIラック/POD規模での導入
• 3. ASIC設計・サービスプロバイダーにおけるラック/POD規模のソリューション
• 4. TRIの見解